<output id="c53v6"></output>
    1. <pre id="c53v6"><del id="c53v6"></del></pre>
    2. Matlab培訓
       
        Home  手機站點  培訓課程   在線報名   講師介紹   學員評論  曙海介紹  聯系曙海  企業內訓  項目承接 付款方式  最新就業信息
      FPGA培訓班系列課程
      FPGA項目實戰系列課程----
      賽靈思Xilinx 7系列FPGA ARM SOC培訓
      嵌入式OS--4G手機操作系統
      TI DSP開發編程培訓課程
      游戲開發編程培訓課程
      Linux編程開發培訓課程
      ARM開發培訓班課程
      WinCE開發培訓班課程
      單片機系列培訓班課程
      嵌入式硬件設計
      VxWorks開發培訓班課程
      PowerPC開發培訓班課程
      PLC編程/變頻器/數控/人機界面 
      開發語言培訓班課程
      3G手機軟件測試、硬件測試
      物聯網培訓班系列課程
      Tiny OS培訓班系列課程
      小型機系統管理
      其他類
      友情連接
      WEB 在 線 客 服
      南京WEB 在 線 客 服
      武漢WEB 在 線 客 服
      西安WEB 在 線 客 服
      廣州WEB 在 線 客 服
      點擊這里給我發消息  
      QQ客服一
      點擊這里給我發消息  
      QQ客服二
      點擊這里給我發消息
      QQ客服三
      課程公告信息列表
      人才推薦&企業招聘合作

      合作企業最新人才需求公告

      ◆招人、應聘、人才合作,
      請把需求發到officeoffice@126.com或
      訪問曙海旗下網站---
      電子人才網
      www.morning-sea.com.cn
      曙海合作&授權單位
      曙海培訓多媒體實驗室
      招聘崗位和職位要求
      郵件列表
       
         .課.程.背.景.     賽靈思Xilinx 7系列FPGA SOC開發培訓(FPGA+ARM)

              賽靈思Xilinx 7系列FPGA SOC開發培訓班主要是介紹賽靈思Xilinx 7系列FPGA SOC開發的高級技巧,深入探討如何進行SOC的開發,如何SOC中ARM的開發,進而設計出高性能的SOC產品。同時介紹了FPGA和ARM芯片構成的高性能協同計算系統的軟/硬件設計技術。課程中會結合實際的工程設計代碼講解并行設計技術,流水線設計技術等實用技巧,幫助學員短時間內理解和掌握這些高級技巧,并可以盡快應用到工程項目中去。

         .課.程.目.標.

              本課程主要針對具備一定基礎的學員,幫助學員快速提高技能,使之能夠運用高級技巧快速自主地設計復雜FPGA和ARM協同工作的系統。

         .培.養.對.象.

              具備一年左右的FPGA系統或者硬件系統開發設計經驗的工程師,或者具有一定基礎的電子類專業的大學生和研究生。

          入 學 要 求

              學員學習本課程應具備下列基礎知識:
              ◆已經參加過FPGA應用設計初級班的學習,或者了解FPGA的開發設計流程;
              ◆具備一定的FPGA設計基礎,熟悉VHDL或者Verilog HDL語言。
      ☆注重質量 ☆邊講邊練

              ☆合格學員免費推薦工作
              ★實驗設備請點擊這兒查看★

          班 級 規 模 及 環 境
             堅持小班授課,為保證培訓效果,增加互動環節,每期人數限3到5人。
         時間地點

      上課地點:【上!浚和瑵髮W(滬西)/新城金郡商務樓(11號線白銀路站) 【深圳分部】:電影大廈(地鐵一號線大劇院站)/深圳大學成教院 【北京分部】:北京中山/福鑫大樓 【南京分部】:金港大廈(和燕路) 【武漢分部】:佳源大廈(高新二路) 【成都分部】:領館區1號(中和大道) 【沈陽分部】:沈陽理工大學/六宅臻品 【鄭州分部】:鄭州大學/錦華大廈 【石家莊分部】:河北科技大學/瑞景大廈 【廣州分部】:廣糧大廈 【西安分部】:協同大廈
      最近開課時間(周末班/連續班/晚班):賽靈思Xilinx 7系列開課:即將開課,詳情請咨詢客服。

      本課程每期班限額5名,報滿即停止報名,請提前在線或電話預約

          學 時 和費用
           ☆資深工程師授課

              
          最 新 優 惠
            
      團體報名優惠措施:兩人95折優惠,三人或三人以上9折優惠 。注意:在讀學生憑學生證,即使一個人也優惠500元。

              同時報選《FPGA應用設計初級班》,即享受300元現金優惠!

         .質.量.保.障.

              1、培訓過程中,如有部分內容理解不透或消化不好,可免費在以后培訓班中重聽;
              2、課程完成后,授課老師留給學員手機和Email,保障培訓效果,免費提供半年的技術支持。
              3、培訓合格學員可享受免費推薦就業機會。

         。師。資。團。隊。

      【李健飛】

      FPGA課程金牌講師,項目經驗非常豐富,15年FPGA/DSP系統硬件開發工作經驗。熟悉整個EDA設計流程,熟練使用Alter、Xinlinx,ModelSim開發工具,精通Verilog HDL語言和VHDL語言,精通Nios II EDS/SOPC、、IP核、PCI PLX 9054數據采集卡等開發。

      【陳宏偉】

      資深FPGA開發工程師,FPGA培訓課程金牌講師,有8年的FPGA和DSP系統硬件開發經驗,最近4年來一直從事視頻和圖像處理領域的高速DSP系統硬、軟件和FPGA系統的設計和開發,具有非常豐富的高速系統設計經驗,精通TI公司的C6000系列高速DSP和Altera公司的全系列FPGA/CPLD。

              更多師資力量請參見曙海師資團隊,請點擊這兒查看。

         課程進度安排
      課程大綱

      第一階段

      學習目標

           1. 掌握FPGA系統設計的三個基本原則及三種常用技巧
           2. 掌握ISE軟件典型IP核
           3.ModelSim SE仿真驗證技巧,學會設計測試激勵文件-Testbench

       

      1. 三個設計基本原則,包括面積和速度的平衡互換原則,硬件可實現原則和同步設計原則。
      2.掌握I2C協議,掌握時鐘線和數據線是如何控制數據的讀寫的。
      3. FPGA設計仿真驗證的原理和方法
      4. ModelSim SE仿真驗證技巧
      5. 仿真測試文件(Testbench)的設計方法

      6. 異步SRAM的操作時序
      7. USB開發方案
      8. AD數模開發
      9. LCD開發

      10. Series FPGA Overview
      11. CLB Architecture
      12. Slice Flip-Flops
      13. Lab 1: CLB Resources
      14. Memory Resources
      15. Lab 2: Memory Resources
      16. DSP Resources
      17. Lab 3: DSP Resources

       

      1. 實戰訓練一:
         訓練課題:“  ModelSim軟件的使用”
         實驗要點:
          1.1  ModelSim軟件工程創建
          1.2  ModelSim軟件進行仿真
          1.3  測試文件(Testbench)的設計方法
      2. 實戰訓練二:
         訓練課題:“異步SRAM存儲器讀寫操作”
         實驗要點:
          2.1  SRAM存儲器的操作時序設計
          2.2  復雜硬件開發的思想方法

      第二階段


      學習目標

          第一階段的課程主要幫助學員了解ARM體系結構及工作原理,Uboot開發環境搭建和編譯,Uboot的板子移植,掌握ARM指令集,學會Uboot的板子移植法。

       

      1 ARM體系結構
          1.1 ARM簡介
          1.2 ARM體系結構
          1.3 流水線
          1.4 處理器工作模式
          1.5 ARM處理器核
      2 ARM指令集
      3 Uboot開發環境搭建
          2.1 虛擬機里Linux和虛擬機外Windos共享數據
          2.2 Uboot開發環境搭建和編譯
      4 Uboot移植
          4.1 Uboot的源碼結構和環節搭建
          4.2 Uboot的移植過程
          4.3 Uboot移植注意事項和開發技巧
          4.4 Uboot的編譯
      5. I/O Resources
      6. Lab 4: I/O Resources
      7. Clocking Resources
      8. Lab 5: Clocking Resources
      9. Memory Controllers
      10. Dedicated Hardware
      11. Coding Techniques


       

      實驗
          1、Uboot開發環境搭建和編譯
          2、Uboot的板子移植實戰

      第三階段
      學習目標

          掌握在ARM板子上進行內核移植的方法和技巧。

       

      1 kernel開發環境搭建、源碼結構和開發工具的使用
          1.1 kernel開發環境搭建
          1.2 kernel源碼結構
          1.3 kernel開發工具的使用
          1.4 kernel開發命令
          1.5 kernel的編譯和鏡像

      2 向ARM板移植Kernel內核
          2.1 Usb口的移植
          2.2 SD卡移植
          2.3 LCD移植
          2.4 音頻移植
          2.5 串口移植
          2.6 網口移植
          2.7 觸摸屏移植

          2.8 RTC移植

       

      實驗:
          1、kernel開發環境搭建實驗
          2、kernel的編譯實驗
          3、向ARM板移植Kernel內核

      第四階段
      學習目標

          掌握在ARM板子上進行高級開發---ARM上進行驅動開發的方法和技巧。

       

      1 驅動開發流程、、編程規范、注意事項和技巧
          1.1 驅動開發流程
          1.2 驅動如何加入Kernel內核
          1.3 驅動程序的編寫規范
          1.4 ARM上進行驅動開發的注意事項
          1.5 ARM上進行驅動開發的技巧

      2 ARM上典型驅動程序的開發
          2.1 網絡驅動開發案例
          2.2 LCD驅動開發案例
          2.3 SD卡開發案例

       

      實驗:
          1、 驅動如何加入Kernel內核實驗
          2、 LCD驅動開發實驗
          3、 網絡驅動開發實驗


      第五階段
      學習目標

          掌握在Xilinx 7系列進行開發的綜合方法和技巧,利用PlanAhead設計分析工具進行高級設計。

       

      1 嵌入式系統總線AXI4的設計
          1.1 嵌入式系統總線AXI4的設計要點
          1.2 嵌入式系統總線AXI4的設計流程
          1.3 嵌入式系統總線AXI4的設計技巧

      2 利用PlanAhead設計分析工具進行高級設計
          2.1 PlanAhead介紹
          2.2 PlanAhead設計要點
          2.3 利用PlanAhead設計分析工具進行高級設計

       

      實驗:
           利用PlanAhead設計分析工具進行高級設計實驗



       
      SOC芯片設計培訓
      .(2014年7月11)..................................................................................





      在線客服
      免费的毛片小说午夜色色片_亚欧图片免费视频在线_特黄三级视频国内自拍美女_av免费在线国产

      <output id="c53v6"></output>
      1. <pre id="c53v6"><del id="c53v6"></del></pre>